Teknik Elektro: 10.12 PSPICE WINDOWS

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

A. Tujuan

B. Komponen

C. Dasar Teori

D. Prinsip Kerja Rangkaian

E. Gambar Rangkaian

F. Video

G. Link Download

A. Tujuan <KEMBALI>

a. Melakukan analisa dan evaluasi rangkaian Loaded Voltage-Divider BJT Transistor Configuration

b. Melakukan analisa dan evaluasi rangkaian Loaded JFET Self-Bias Transistor Configuration

a. Resistor
Resistor berfungsi sebagai pengatur dalam membatasi jumlah arus yang mengalir dalam suatu rangkaian, menahan sebagian arus listrik agar sesuai dengan kebutuhan suatu rangkaian elektronika, danmenurunkan tegangan sesuai dengan yang dibutuhkan oleh rangkaian elektronika.

b. Ground

Ground berfungsi sebagai penghantar arus listrik langsung ke bumi atau tanah saat terjadi kebocoran isolasi atau percikan api pada konsleting

c. Kapasitor

Kapasitor adalah sebuah komponen elektronika yang fungsi dasarnya untuk menyimpan muatan atau arus listrik didalam sebuah medan listrik untuk waktu yang terbatas sehingga secara fungsi mirip dengan baterai yaitu menyimpan arus.

d. Transistor

Transistor NPN mengalirkan arus negatif dari emitor menuju ke kolektor. Emitor berperan sebagai input dan kolektor berperan sebagai output apabila transistor tersebut diberikan arus positif pada basisnya.

e. Baterai
Sebagai sumber tegangan dc pada rangkaian.

f. Voltmeter

Voltmeter merupakan alat ukur yang berfungsi untuk mengukur besar tegangan listrik yang ada di suatu rangkaian listrik.

C. Dasar Teori <KEMBALI>

Loaded Voltage-Divider BJT Transistor Configuration

Analisis komputer pada bagian ini mencakup evaluasi PSpice Windows tentang respons penguat BJT dan FET dengan sumber resistansi. Jaringan BJT pada Gambar 10.40 menggunakan konfigurasi tanpa beban yang sama yang diperiksa dalam analisis PSpice pada Bab 8, di mana gain yang dibongkar sebesar 369. Untuk transistor, semua parameter yang tercantum dalam Model Editor dihapus kecuali I_s dan beta, yang ditetapkan 2E-15A dan 90, masing-masing. Dengan cara ini, hasilnya akan sedekat mungkin dengan solusi tanpa pergi ke sumber setara yang dikendalikan. Perhatikan penempatan opsi VPRINT1 untuk mengambil tegangan yang hilang melintasi resistansi sumber dan untuk mencatat apakah ada penurunan gain pada kapasitor. Opsi Do not auto-run Probe dipilih, dan di bawah Analysis Setup, AC Sweep ditetapkan pada frekuensi tetap 10 kHz. Selain itu, Display Results on Schematic di bawah Analysis dipilih dan Voltage Display diaktifkan.


Gambar 10.40 Loaded voltage-divider BJT transistor configuration

Sebuah analisis menghasilkan tingkat dc muncul pada Gambar. 10.40. Secara khusus, perhatikan level 0 volt di sisi kiri C₁ dan sisi kanan C₂. Sebagai tambahan, perhatikan bahwa V_BE sebesar 0,7 V dan level dc dari masing-masing terminal transistor sangat dekat dengan yang dihitung dalam Contoh 8.2 (menggunakan pendekatan perkiraan). Meninjau file output berikut Analysis-Examine Output akan menghasilkan daftar data pada Gambar. 10.41. Node didefinisikan dalam Schematics Netlist, dan BJT MODEL PARAMETERS mengungkapkan pilihan untuk menjalankan ini, meskipun tiga terakhir adalah nilai default. SMALL-SIGNAL BIAS SOLUTION mengkonfirmasi level yang dicetak pada skema, dan Operating Point Information mengungkapkan bahwa beta (dc dan ac) adalah 90, bahwa V_BE adalah 0,7 V, bahwa I_C adalah 1,32 mA, dan bahwa I_B adalah 14,7 μA (selain sejumlah level lainnya). AC ANALYSIS mengungkapkan bahwa tegangan di sisi lain R_sig adalah sekitar 0,7 mV, menghasilkan penurunan sekitar 0,3 mV (30% hilangnya tegangan sinyal) dari sinyal yang diterapkan di R_sig. Dua level ac yang tersisa adalah sama, mengungkapkan bahwa kapasitor adalah hubungan singkat yang efektif untuk ac. Keuntungan yang dimuat dari sumber ke output adalah 144,9. Keuntungan dari basis transistor ke output adalah 144,9 mV / 0,7 mV = 207. Kedua level ini tentu saja secara signifikan lebih kecil daripada level tanpa beban 369. Jika kita kembali ke jaringan dan mengubah R_L menjadi 10 MΩ, output Tegangan akan naik ke 243,3 mV, menghasilkan gain 243,3 mV / 0,7 mV = 347,57, yang cukup dekat dengan perhitungan, perkiraan level 369.

Loaded JFET Self-Bias Transistor Configuration

Jaringan Gambar 10.42 adalah versi jaringan yang dimuat yang diperlihatkan pada Bab 9, yang menghasilkan gain tanpa beban sebesar 13,3. Di kotak dialog Model Editor, Beta ditetapkan ke 0,625mA / V2 dan V_to = -4V. Parameter yang tersisa dibiarkan sendiri untuk memungkinkan perbandingan dekat dengan solusi Bab 9 dan karena mereka memiliki efek yang lebih kecil pada respon daripada untuk transistor BJT.

Gambar 10.42 Loaded self-bias JFET transistor configuration.

Sekali lagi, perhatikan keefektifan kapasitor untuk memblokir tegangan dc. Selain itu, perhatikan tegangan kecil di gerbang, yang menunjukkan bahwa impedansi input ke perangkat pada kenyataannya tidak terbatas (walaupun untuk semua tujuan praktis itu adalah asumsi yang sangat baik.) Sekali lagi, frekuensi diatur ke 10 kHz dan Analisis yang disebut untuk tanpa opsi Probe. Urutan Analysis-Examine Output akan menghasilkan daftar Gambar. 10.43. Schematics Netlist menyediakan daftar node yang ditetapkan, dan OPERATING POINT INFORMATION mengungkapkan bahwa arus pembuangan adalah 3,36 mA, bahwa V_GS -1,71 V, dan bahwa g_m adalah 2,94 mS. AC ANALYSIS mengungkapkan bahwa ada penurunan yang dapat diabaikan di kedua kapasitor pada frekuensi ini, dan ekuivalensi hubung singkat dapat diasumsikan. Tegangan output adalah 5.597mV yang menghasilkan gain yang dimuat di 5.597 dibandingkan dengan gain yang dibongkar sebesar 13.3. Perhatikan juga bahwa penurunan pada R_sig dapat diabaikan karena impedansi input perangkat yang tinggi.

D. Prinsip Kerja Rangkaian <KEMBALI>

Pembagi tegangan (Voltage Divider) secara sederhana dibentuk oleh rangkaian seri dari dua buah hambatan, dengan sebuah suplai tegangan. Diantara kedua hambatan tersebut, diambil sebuah jalur yang akan digunakan sesuai keperluan kita, misalnya sebagai inputan ke mikrokontroler.

Konfigurasi self-bias menghilangkan kebutuhan dua persediaan dc. Tegangan gate-to-source pengendali sekarang ditentukan oleh tegangan pada resistor RS yang diperkenalkan di kaki sumber konfigurasi.